你切完表面后做结构优化了吗? |
jiewei 发表于 2019-6-13 16:18 那老师,应该怎么解决呢? |
yiranfengbai 发表于 2019-6-12 17:36 调整了相关的参数,效果不明显,后续再做尝试,谢谢 |
卡开发发 发表于 2019-6-13 09:34 这两天用DFT+U跑了一下,结果确实如你说的,没有什么效果,后期我再看看,估计还是我计算的时候某些地方没设置好,毕竟发表的一些文章相关晶面banggap计算也有个2.2到2.3eV之间,后期再来请教 |
别纠结了,你计算的问题没有错,作图的时候散色的问题。 Phys. Chem. Chem. Phys., 2015, 17, 4919--4925 |
granvia 发表于 2019-6-13 12:16 这点我同意,只是说要消除表面态不得已的手段而已,实际体系这种表面态肯定是存在的,所以上面已经说了,不强调gap的问题不作处理比较合适。至于HSE不是self-interaction free,但从测试的情况看大部分情况都还行。 |
卡开发发 发表于 2019-6-13 09:34 从实验角度考虑,没有证据表明表面被H钝化吧?表面重构倒是更有可能。一切都该以实验结构为标准啊。另外,HSE并不意味着一定是self-interaction free的吧? 个人看法 |
linyi 发表于 2019-6-13 07:10 HSE都算不到理想结果的体系最好不要指望DFT+U,得从体系本身找原因,我认为这种应该最有可能就是表面态引起的。这样也只好看看用H之类的把表面钝化一下来消除表面态。如果表面结构的gap对你的研究不重要,那么不做处理比较合适。 |
yiranfengbai 发表于 2019-6-12 17:36 算bulk的时候,当时没有考虑spin和LDA+U,但是算出band gap数值与实验值非常接近,如果算表面的时候加上LDA+U和spin这个影响有多大,我再试试,谢谢 |
卡开发发 发表于 2019-6-13 00:34 bulk算出来的结果与实验值相当,用hse06做的计算,晶面带结构也用同样方法计算,结果出来就是导体特性,很是疑惑,不知是否有招解决掉该问题? |
如果bulk做出来不是0 gap,那么就不是导体,如果这个结果也有悖于已发表论文,那么有可能是理论方法的问题。表面的情况是因为有表面态贡献,原则上从PDOS也可能看出来,一般不会拿表面态来说导电的事情,能够提供的载流子数目太少了。 |
磁性spin设置和LDA+U |
手机版 Mobile version|北京科音自然科学研究中心 Beijing Kein Research Center for Natural Sciences|京公网安备 11010502035419号|计算化学公社 — 北京科音旗下高水平计算化学交流论坛 ( 京ICP备14038949号-1 )|网站地图
GMT+8, 2024-11-26 18:34 , Processed in 0.956792 second(s), 26 queries , Gzip On.